Bizi tercih ettiğiniz için teşekkür ederiz. Ekip üyelerimiz en kısa sürede sizlerle iletişime geçecektir.
Rezervasyonunuzu gönderdiğiniz için teşekkür ederiz! Ekibimizden bir yetkili kısa süre içinde sizinle iletişime geçecektir.
Eğitim İçeriği
RISC-V Mimarisi Temelleri ve Ekolojiye Genel Bakış
RISC-V ISA Manzara Çizgisi ve Sektör Kabullenişi
- Açık ISA felsefesi ve RISC-V Uluslararası standardizasyon ortamı
- RISC-V Zihinsel Modeli: Yükleme-Yazma Mimari, Kaynak Dosyası, Bayt Sıralaması
- ARM, x86 ve POWER ile Karşılaştırma: Farklı mimari için tasarım seçenekleri
- Ekooloji olgunluk değerlendirmesi: SiFive, T-Head, Western Digital ve büyüyen açık kaynaklı yonga topluluğu
- Standart arayüzler: RISC-V Yetkili ISA, Makine Yazılımı Soyutlama Katmanı (MSBL)
Hafıza Modelleri ve ABI Uyumu
- Tekil Olmayan Mimari spesifikasyonu: CSR haritası, istisna işleme ve hafıza hiyerarşileri
- RV32I / RV64I talimat kümeleri ve platformlar arası ikili taşınabilirlik için ABI uyumu
- Çoklu işlemci sistemler için hafıza sıralama conventionları ve engel talimatları
RISC-V Assembly Programlama ve Derleyici Araç Zinciri
Düşük Seviye Talimat Programlama
- Temel tam sayı talimatları (I), Çarpma/Bölme (M), Atomik işlemler (A) uzantıları
- 32-bit ve 64-bit RISC-V hedefleri için bit uzunluğuna duyarlı programlama stratejileri
- Gömülü ve gerçek zamanlı yazılım sistemleri için çağrı conventionları ve yığın çerçevesi yönetimi
Derleyici Araç Zinciri Yetkinliği
- LLVM tabanlı derleyici araç zinciri: RISC-V çapraz derleme için Clang, LLVM ve Binutils
- Bare-metal ve RTOS ortamları için bağlayıcı betikleri (linker scripts), bölümler ve hafıza düzeni yapılandırması
- Derleyici içgörüleri (intrinsics), optimizasyon seviyeleri ve profillemeye dayalı kod ince ayarı
- Açık kaynaklı araç zinciri geliştirme iş akışları: özel GCC/Clang araç zincirlerini oluşturma, test etme ve paketleme
Gömülü Sistem Geliştirme ve Gerçek Zamanlı İşletim Sistemleri
Bare-Metal ve RTOS Programlama
- RISC-V için Rust sistem programlaması: maliyetsiz soyutlamalar, güvensiz bellek yönetimi ve bare-metal geliştirme
- No-Std ortamları: özel bağlayıcılar, cihaz sürücü geliştirme ve bellek haritalı G/Ç
- RISC-V hedefleri için Zephyr RTOS ve Buildroot BSP geliştirme
- Periferik arayüzleme: GPIO, I2C, SPI, UART ve DMA kontrolcü programlama
Güç ve Performans Optimizasyonu
- Saat kilitleme (clock gating), güç alanı yönetimi ve düşük güç modu optimizasyonu
- Simülasyon profillemeleri ve donanım performans sayaçlarıyla döngüye duyarlı performans analizi
- Güvenlik açısından kritik uygulamalar için gerçek zamanlı kesme gecikmesi ince ayarı
RISC-V İçin Linux Çekirdeği ve Önyükleyici Geliştirme
Önyükleme Firmware ve Önyükleyici Ekolojisi
- OpenSBI (SBI spesifikasyonu uygulaması): önyükleme firmware geliştirme
- RISC-V üzerinde UEFI/EDK II: modern firmware önyükleme yığını geliştirme
- RISC-V tek kartlı bilgisayarlar için Coreboot ve U-Boot taşıma
Linux Çekirdek Entegrasyonu
- RISC-V ana hat çekirdek katkıları: cihaz ağacı üst katmanları, CPU topolojisi ve kesme kontrolcü (AIA) sürücü geliştirme
- Tedarikçi BSP geliştirme ve özel SoC platformlar için çekirdek yapılandırması
- Dosya sistemi desteği, ağ yığını ve RISC-V ana bilgisayar sistemlerinde konteynerizasyon desteği (Docker, Kubernetes)
RISC-V SoC Tasarımı ve FPGA Prototipleme
Çok Çekirdekli SoC Mimarisi ve Entegrasyonu
- RISC-V çok çekirdekli işlemciler için Çip-Ağında (NoC) tasarım metodolojileri
- Axi4/CHI önbellek uyumluluğu ve işlemci arası iletişim protokolleri
- Açık kaynaklı IP entegrasyonu: OpenCores, ChIPS Çerçevesi ve tedarikçi RTL bileşenleri
- Veri yolu matris tasarımı ve hafıza kontrolcü entegrasyonu (DDR, SRAM, eMMC, PCIe)
FPGA Tabanlı İşlemci Prototipleme
- RISC-V çekirdeğinin FPGA sentezi ve uygulaması (örn. BOOM, VexRiscv, PULP)
- SistemVerilog İfadeleri (SVA) ve UVM tabanlı işlevsel doğrulama metodolojisi
- RISC-V çekirdek doğrulaması için Formel doğrulama araçları ve özellik temelli test
RISC-V Vektör Uzantıları ve Alan-Spesifik Hızlandırma
RVV (RISC-V Vektör) Uzantısı Derinlemesine İnceleme
- Vektör yükleme/yazma, vektör-birleşik çarpma-toplama (VFMA) ve matris hesaplama hızlandırması
- İş yüküne optimize edilmiş SIMD yürütme için değişken uzunluklu vektör işlemleri (VL, VLEN)
- DSP ve ML iş yükleri için vektör maskeleri, segment kontrolü ve veri türü esnekliği
Özel DSP ve Alan-Spesifik Talimat Tasarımı
- Özel uzantılar ve CBAR-tabanlı operand arayüzleri aracılığıyla alan-spesifik hızlandırıcılar tasarımı
- Özel talimat üretimi ve kod yayınlama için derleyici ön ucu değişiklikleri
- Üretim SoC’lerinde hızlandırıcı entegrasyonu için donanım-yazılım bölütleme stratejileri
RISC-V Üzerinde AI Hızlandırma ve Uç Makine Öğrenimi
RISC-V İşlemciler İçin NPU Tasarımı ve Entegrasyonu
- Nöral İşleme Birimi mimarisi: sistolik diziler, tensör çekirdekleri ve yonga içi AI hızlandırması için ağırlık sıkıştırma
- RISC-V üzerinde uç dağıtımı için model nicelleme teknikleri (INT8, INT4, FP8)
- Çerçeve uyumluluğu: TensorFlow Lite Micro, ONNX Runtime ve RISC-V hedeflerinde PyTorch Edge
AI İş Yükleri İçin Heterojen Hesaplama
- Gerçek zamanlı çıkarım hatları için RISC-V ana CPU ile AI hızlandırıcı NPU’nun ortak tasarımı n
- Hafıza alt sistemi optimizasyonu: ML model ağırlıkları ve aktivasyonları için HBM/DDR bant genişliği yönetimi
- Uç AI çıkarım sistemleri için termal ve güç bütçelemesi
RISC-V Üzerinde Donanım Güvenliği ve Gizli Hesaplama
Fiziksel Bellek Koruması ve Güvenilir Yürütme
- Fiziksel Bellek Koruması (PMP) ve Sayfa Tablosu Yürütücü güvenlik mekanizmaları
- RISC-V için Güvenli Bölge/TEE mimarileri: OP-TEE entegrasyonu, SEV-sınıfı güvenilir yürütme ortamları
- Önyükleme zinciri güvenliği: güven kökü, güvenli önyükleme ve ölçülen başlatma attestation
Kriptografik Hızlandırma
- RISC-V kriptografik uzantıları (Zk, Zkr, K uzantıları): SHA, AES, RSA, RSA-PSS ve ECC hızlandırma
- Sıradaki nesil RISC-V işlemciler için post-kuantum şifreleme (PQC) entegrasyonu
- Yan kanal saldırı hafifletme teknikleri: sabit-zamanlı programlama, maskelama ve donanım rastgele sayı üreticileri
Gelişmiş Özel Mimari ve ISA Uzantı Tasarımı
Alan-Spesifik Mimari ve Özel Talimat Uzantıları
- ISA uzantı tasarım metodolojisi: kodlama, kodlama tabloları, ABI etki analizi ve RISC-V Uluslararası spesifikasyon gönderi süreci
- Operand yönlendirme için CBAR (Özel Temel Adres Kaynakları) ile özel kaynak dosyası tasarımı
- Özel uzantılar için talimat pipelinizasyonu, tehlike algılama ve boru hattı değişiklikleri
Özel Mimari Değişikliklerinin Doğrulanması ve Onayı
- Özel uzantılar için testbenç tasarımı: yönlendirilmiş vs kısıt rastgele uyarıcı üretimi
- Mimari değişiklikler için regresyon test çerçeveleri ve kapsama dayalı doğrulama
- Etkileşebilirlik testi: özel talimatların yerleşik ABI kısıtlamaları içinde çalıştığını sağlama
Güvenlik Açısından Kritik ve Otomotiv RISC-V Uygulamaları
Fonksiyonel Güvenlik ve Otomotiv Standartlarına Uygunluk
- RISC-V otomotiv işlemcileri için ISO 26262 fonksiyonel güvenlik uyumu
- ASIL-Q sınıflandırma ve RISC-V yonga IP’si için güvenlik kılavuzu geliştirme
- Tespit edilebilir kesme işleme, kilitli çift çekirdekler ve güvenlik açısından kritik RISC-V sistemler için bellek koruması
Endüstriyel Gerçek Zamanlı ve Uç Hesaplama Uygulamaları
- RISC-V çok çekirdekli platformlarda IEC 61508 SIL uyumu ve deterministik zamanlama
- RISC-V ile Endüstriyel IoT ağ geçidi geliştirme: bağlantı, uç analitiği ve OTA firmware güncelleme sistemleri
Kapasite Projesi: Uçtan Uca RISC-V Sistem Geliştirme
Tam Yaşam Döngüsü Projesi
- Mimari spesifikasyon: tanımlanmış bir kullanım durumu için ISA uzantıları ve çekirdek yapılandırma tasarımı
- SystemVerilog ile RTL uygulaması, UVM testbençleri ve formel doğrulama kapsayıcılığı
- FPGA prototipleme, önyükleme firmware geliştirme ve bare-metal sürücü yığını entegrasyonu
- Özel RISC-V çekirdek için Linux BSP ve araç zinciri özelleştirme
- AI iş yükü dağıtımı: NPU entegrasyonu, model nicelleme ve performans benchmarklama
- Güvenlik doğrulaması: PMP zorlaması, güvenli önyükleme ve kriptografik hızlandırma benchmarklama
- Teknik mimari dokümantasyon, IP stratejisi analizi ve çok işlevli ekip sunumu
21 Saatler
Danışanlarımızın Yorumları (2)
Eğitmenin açıklamaları ve etkileşimleri gerçekten konuyu iyi aktardı; ve muhtemelen deneyim seviyem yeterli olmasa da, bundan çok şey öğrendim!
Pieter Bruynseels - Spot Buy Center BV
Eğitim - Design Patterns
Yapay Zeka Çevirisi
Kullandığımız platformu çok beğendim. Gerçekten güzel ve kullanımı kolaydı. Typescript bölümüne, özellikle isim alanları ve modüller hakkında olan kısma çok düşkün oldum.
Robert - DB Global Technology
Eğitim - JavaScript - Advanced Programming
Yapay Zeka Çevirisi
