Bizi tercih ettiğiniz için teşekkür ederiz. Ekip üyelerimiz en kısa sürede sizlerle iletişime geçecektir.
Rezervasyonunuzu gönderdiğiniz için teşekkür ederiz! Ekibimizden bir yetkili kısa süre içinde sizinle iletişime geçecektir.
Eğitim İçeriği
RISC-V Mimarisi Temelleri ve Ekosistem Genel Bakış
RISC-V ISA Manzarası ve Endüstriyel Benimseme
- Açık ISA felsefesi ve RISC-V Uluslararası standartlandırma manzarası
- RISC-V Zihinsel Modeli: Yükleme-Depolama Mimarisi, Kayıt Defteri, Bayt Sıralaması
- ARM, x86 ve POWER ile Karşılaştırma: Heterojen hesaplama mimarileri için ödünler
- Ekosistem olgunluk değerlendirmesi: SiFive, T-Head, Western Digital ve büyüyen açık kaynaklı silikon topluluğu
- Standart arayüzler: RISC-V Ayrıcalıklı ISA, Makine Yazılımı Soyutlama Katmanı (MSBL)
Bellek Modelleri ve ABI Uyumluluğu
- Ayrıcalıksız Mimarisi spesifikasyonu: CSR haritası, istisna yönetimi ve bellek hiyerarşileri
- RVC32I / RV64I komut kümeleri ve platformlar arası ikili taşınabilirlik için ABI uyumluluğu
- Çoklu işlemci sistemler için bellek sıralama sözleşmeleri ve engelleme talimatları
RISC-V Assembly Programlama ve Derleyici Araç Zinciri
Düşük Seviyeli Komut Programlama
- Temel tamsayı talimatları (I), Çarpma/Bölme (M) ve Atomik işlemler (A) uzantıları
- 32-bit ve 64-bit RISC-V hedefleri için bit genişliği farkındalığına dayalı programlama stratejileri
- Gömülü ve gerçek zamanlı yazılım sistemleri için çağırma sözleşmeleri (calling conventions) ve yığın çerçevesi yönetimi
Derleyici Araç Zinciri Yetkinliği
- LLVM tabanlı derleyici araç zinciri: RISC-V için çapraz derleme amaçlı Clang, LLVM ve Binutils
- Kısır metal (bare-metal) ve RTOS ortamları için bağlayıcı betikleri, bölümler ve bellek düzeni yapılandırması
- Derleyici içsel fonksiyonları (intrinsics), optimizasyon seviyeleri ve profilleme destekli kod ince ayarı
- Açık kaynaklı araç zinciri geliştirme iş akışları: özel GCC/Clang araç zincirlerinin oluşturulması, test edilmesi ve paketlenmesi
Gömülü Sistem Geliştirme ve Gerçek Zamanlı İşletim Sistemleri
Kısır Metal ve RTOS Programlama
- RISC-V için Rust sistem programlama: sıfır maliyetli soyutlamalar, güvenli olmayan bellek yönetimi ve kısır metal geliştirme
- No-Std ortamlar: özel bağlayıcılar, cihaz sürücüsü geliştirme ve bellek eşlemeli G/Ç
- RISC-V hedefleri için Zephyr RTOS ve Buildroot BSP geliştirme
- Periferik arayüzler: GPIO, I2C, SPI, UART ve DMA denetleyici programlama
Güç ve Performans Optimizasyonu
- Saat kilitleme, güç bölgesi yönetimi ve düşük güç modu optimizasyonu
- Simülasyon profilleri ve donanım performans sayaçları ile döngüye duyarlı performans analizi
- Güvenlik açısından kritik uygulamalar için gerçek zamanlı kesme gecikmesi ince ayarı
RISC-V İçin Linux Çekirdeği ve Önyükleyici Geliştirme
Önyükleme Firmware'i ve Önyükleyici Ekosistemi
- \r
- OpenSBI (SBI spesifikasyonu uygulaması): önyükleme firmware geliştirme
- RISC-V üzerinde UEFI/EDK II: modern firmware önyükleme yığını geliştirme
- RISC-V tek kartlı bilgisayarlar için Coreboot ve U-Boot portlama
Linux Çekirdeği Entegrasyonu
- RISC-V ana dal çekirdek katkısı: cihaz ağacı katmanları (device tree overlays), CPU üst yapısı ve kesme denetleyicisi (AIA) sürücüsü geliştirme
- Özel SoC platformları için satıcı BSP geliştirme ve çekirdek yapılandırması
- RISC-V ana bilgisayar sistemlerinde dosya sistemi desteği, ağ yığını ve konteynerizasyon desteği (Docker, Kubernetes)
RISC-V SoC Tasarımı ve FPGA Prototipleme
Çok Çekirdekli SoC Mimarisi ve Entegrasyonu
- RISC-V çok çekirdekli işlemciler için Çipler-Ağ (NoC) tasarım metodolojileri
- Axi4/CHI önbellek tutarlılığı ve işlenici arası iletişim protokolleri
- Açık kaynaklı IP entegrasyonu: OpenCores, ChIPS Framework ve satıcı RTL bileşenleri
- Veri yolu matris tasarımı ve bellek denetleyici entegrasyonu (DDR, SRAM, eMMC, PCIe)
FPGA Tabanlı İşlemci Prototipleme
- RISC-V çekirdeğinin FPGA sentezi ve uygulanması (örn. BOOM, VexRiscv, PULP)
- SystemVerilog İfadeleri (SVA) ve UVM tabanlı işlevsel doğrulama metodolojisi
- RISC-V çekirdek validasyonu için formel doğrulama araçları ve özellik bazlı testler
RISC-V Vektör Uzantıları ve Alan-Spesifik Hızlandırma
RVV (RISC-V Vektör) Uzantısı Derinlemesine İnceleme
- Vektör yükleme/depolama, vektörleşmiş çarpma-toplama (VFMA) ve matris hesaplaması hızlandırması
- İş yükü optimize edilmiş SIMD yürütme için değişken uzunluklu vektör işlemleri (VL, VLEN)
- DSP ve ML iş yükleri için vektör maskelerleme işlemleri, segment kontrolü ve veri tipi esnekliği
Özel DSP ve Alan-Spesifik Komut Tasarımı
- Özel uzantılar ve CBAR tabanlı operand arayüzleri aracılığıyla alan-spesifik hızlandırıcı tasarımı
- Özel komut üretimi ve kod yayılımı için derleyici ön uç modifikasyonları
- Üretim SoC'lerine hızlandırıcı entegrasyonu için donanım-yazılım bölütleme stratejileri
RISC-V Üzerinde AI Hızlandırma ve Kenar Makine Öğrenimi
RISC-V İşlemciler İçin NPU Tasarımı ve Entegrasyonu
- Nöral İşleme Birimi (NPU) mimarisi: sistolik diziler, tensör çekirdekleri ve çipte AI hızlandırma için ağırlık sıkıştırma
- RISC-V üzerinde kenar dağıtımı için model quantization teknikleri (INT8, INT4, FP8)
- Kontrolcü uyumluluğu: TensorFlow Lite Micro, ONNX Runtime ve RISC-V hedefleri için PyTorch Edge
AI İş Yükleri İçin Heterojen Hesaplama
- Gerçek zamanlı çıkarım hatları için AI hızlandırıcı NPU ile RISC-V ana CPU iş birimi tasarımı
- Bellek alt sistemi optimizasyonu: ML model ağırlıkları ve aktivasyonları için HBM/DDR bant genişliği yönetimi
- Kenar AI çıkarım sistemleri için termal ve güç bütçelemesi
RISC-V Üzerinde Donanım Güvenliği ve Gizli Hesaplama
Fiziksel Bellek Koruması ve Güvenli Yürütme
- Fiziksel Bellek Koruması (PMP) ve Sayfa Tablosu okuyucusu güvenlik mekanizmaları
- RISC-V için Güvenli Enklav/TEE mimarileri: OP-TEE entegrasyonu, SEV-sınıfı güvenilir yürütme ortamları
- Önyükleme zinciri güvenliği: güven kökü, güvenli önyükleme ve ölçüm başlatma kanıtı
Kriptografik Hızlandırma
- RISC-V kriptografik uzantıları (Zk, Zkr, K uzantıları): SHA, AES, RSA, RSA-PSS ve ECC hızlandırma
- Yeni nesil RISC-V işlemciler için Post-kuantum kriptografi (PQC) entegrasyonu
- Kenar dalga saldırıları önleme teknikleri: sabit-zaman programlama, maskelama ve donanım rastgele sayı üreteçleri
Gelişmiş Özel Mimarisi ve ISA Uzantı Tasarımı
Alan-Spesifik Mimarisi ve Özel Komut Uzantıları
- ISA uzantı tasarım metodolojisi: kodlama, kodlama tabloları, ABI etki analizi ve RISC-V Uluslararası spesifikasyon sunum süreci
- Operand yönlendirmesi için CBAR (Özel Temel Adres Kayıtları) ile özel kayıt defteri tasarımı
- Özel uzantılar için talimat hatçileme, tehlike tespiti ve hat modifikasyonları
Özel Mimari Değişikliklerin Doğrulaması ve Onayı
- Özel uzantılar için testbench tasarımı: yönlendirilmiş kısıtlanmış rastgele uyarı istem üretimi
- Mimari değişiklikler için regresyon test çerçeveleri ve kapsama sürücülü doğrulama
- İşlevsellik testi: özel talimatların yerleşik ABI kısıtlamaları içinde çalışmasını sağlama
Güvenlik Açıdan Kritik ve Otomotiv RISC-V Uygulamaları
Fonksiyonel Güvenlik ve Otomotiv Standartlarına Uyumluluk
- RISC-V otomotiv işlemcileri için ISO 26262 fonksiyonel güvenlik uyumluluğu
- RISC-V silikon IP'si için ASIL-Q sınıflandırması ve güvenlik el kitabı geliştirme
- Güvenlik açısından kritik RISC-V sistemler için deterministik kesme yönetimi, lockstep çekirdek çiftleri ve bellek koruması
Endüstriyel Gerçek Zamanlı ve Kenar Hesaplama Uygulamaları
- RISC-V çok çekirdekli platformlarda IEC 61508 SIL uyumluluğu ve deterministik planlama
- RISC-V ile Endüstriyel IoT ağ geçidi geliştirme: bağlantı, kenar analitiği ve OTA firmware güncelleme sistemleri
Kapasite Projesi: Uçtan Uca RISC-V Sistem Geliştirme
Tam Yaşam Döngüsü Projesi
- Mimarisi spesifikasyonu: Belirlenmiş kullanım durumu için ISA uzantıları ve çekirdek yapılandırma tasarımı
- SystemVerilog'da RTL uygulaması, UVM testbench'leri ve formel doğrulama kapsayı ile
- FPGA prototipleme, önyükleme firmware geliştirme ve kısır metal sürücü yığını entegrasyonu
- Özel RISC-V çekirdek için Linux BSP ve araç zinciri özelleştirme
- AI iş yükü dağıtımı: NPU entegrasyonu, model quantization ve performans benchmarking
- Güvenlik validasyonu: PMP uygulamaları, güvenli önyükleme ve kriptografik hızlandırma benchmarking
- Teknik mimari dokümantasyon, IP strateji analizi ve çok yönlü ekip sunumu
Kurs İçin Gerekli Önbilgiler
Yoktur.
21 Saatler
Danışanlarımızın Yorumları (2)
Eğitmenin açıklamaları ve etkileşimleri gerçekten konuyu iyi aktardı; ve muhtemelen deneyim seviyem yeterli olmasa da, bundan çok şey öğrendim!
Pieter Bruynseels - Spot Buy Center BV
Eğitim - Design Patterns
Yapay Zeka Çevirisi
Kullandığımız platformu çok beğendim. Gerçekten güzel ve kullanımı kolaydı. Typescript bölümüne, özellikle isim alanları ve modüller hakkında olan kısma çok düşkün oldum.
Robert - DB Global Technology
Eğitim - JavaScript - Advanced Programming
Yapay Zeka Çevirisi
